BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-90489

(43)公開日 平成5年(1993)4月9日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

C 8427-4M

審査請求 未請求 請求項の数2(全 5 頁)

(21)出願番号

特顯平3-252365

(71)出願人 000005223

富士通株式会社

(22)出願日

平成3年(1991)9月30日

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000237617

富士通ヴイエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 田中 正博

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴイエルエスアイ株式会社内

(74)代理人 弁理士 恩田 博宜

(54) 【発明の名称 】 半導体集積回路


(57) 【要約】

【目的】半導体集積回路における容量素子に関し、微細化しても外乱に強くしかも付加容量が小さく精度が高い容量を形成することを目的とする。


【構成】半導体基板1上に下部電極2を形成しその上方に形成した多角形状の上部電極4に形成してなる容量素子を備えた半導体集積回路において、前記多角形状の上部電極4の各辺4aに対して離間した対向位置に上部電極4と同一材質にて形成したシールド5をそれぞれ配置した。

本発明力原理説明国

(a)



(b)



1

【特許請求の範囲】

【請求項1】 半導体基板(1)上に下部電極(2)を 形成しその上方に形成した多角形状の上部電極(4)に 形成してなる容量素子を備えた半導体集積回路におい て.

前記多角形状の上部電極(4)の各辺(4a)に対して 離間した対向位置に上部電極(4)と同一材質にて形成 したシールド(5)をそれぞれ配置したことをことを特 徴とする半導体集積回路。

【請求項2】 半導体基板上に隣接して多数の容量素子 を形成した半導体集積回路において、

その多数の容量素子のうち外側に位置する各容量素子の 多角形状の上部電極外側辺に対して離間した対向位置に 上部電極と同一材質にて形成したシールドをそれぞれ配 置したことをことを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に係り、 詳しくは半導体集積回路における容量素子に関するもの である近年、半導体集積回路の高密度化に伴い各素子の 微細化が必要となる。そのため、容量素子もその面積を より小さくすることが望まれている。そこで、面積が小 さく容量が安定した容量素子が要求されている。

[0002]

【従来の技術】従来、半導体集積回路に設けられた容量素子(コンデンサ)の容量は面積のみを考慮して行われている。そして、半導体集積回路の高密度化に伴い容量素子の容量も小さくし面積の縮小化が図られる。

【0003】しかしながら、容量素子の面積を縮小すればするほど、容量素子の理想の形である平行平板から大 30 きく外れ容量素子の作用の予想がつかなくなる。つまり、容量素子の面積を縮小すればするほど、容量素子の電極間に形成される電場が廻りの回路から出力される例えばデジタル信号等によって乱され易くなり、安定した容量を得ることはできない。

【0004】従って、容量素子を電極間の電場を乱すお それのある回路から十分に離間した位置に形成しなけれ ばならず、半導体集積回路の微細化及び高密度化を図る 上で障害となっていた。

[0005]

【発明が解決しようとする課題】ところで、容量素子の 微細化に伴い単位容量素子群の製造プロセスにおいて同 一形状のパターンを形成することの困難性になってい る。そこで、容量素子群の上部電極全体を囲む外周を上 部電極と同じ材料の枠状パターンで囲むことにより、い わゆるエッチングの外側効果にて形状の均一化を図った ものが提案されている(特開昭60-60751)。そ して、この枠状パターンをインピーダンスの低いライン に接続することにより、前記デジタル信号等によって電 場が乱されれることなくシールド効果を発揮するととも 2

に、他との寄生容量を低減させることが可能となる。

【0006】しかしながら、上記容量素子群の上部電極全体を囲む外周を上部電極と同じ材料の枠状パターンで囲むと、容量素子群の各上部電極及び下部電極と枠状パターンとで形成される容量(付加容量)が大きくなり、微細化に伴う安定した精度の高い容量の容量素子を形成することができない。

【0007】本発明は上記問題点を解消するためになされたものであって、その目的は微細化しても外乱に強くしかも付加容量が小さく精度が高い容量を形成することができる半導体集積回路を提供するにある。

[0008]

【課題を解決するための手段】図1 (a), (b) は本 発明の原理説明図である。半導体基板1上には導電材料よりなる下部電極2が形成されている。その下部電極2の上方には絶縁層3を介して導電材料よりなる多角形状の上部電極4が形成されている。そして、下部電極2、絶縁層3及び上部電極4にて容量素子が半導体基板上に形成されている。前記上部電極4の各辺4aに対して離間した対向位置にシールド5がそれぞれ配置形成されている。各シールド5は上部電極4と同一導電材料にて形成されている。

[0009]

【作用】従って、本発明によれば各シールド5は外部電極4の各辺4aに配置されることから、各シールド5を例えばグランド配線に接続することにより、外部から容量素子の電場に影響を与えるデジタル信号等の外乱が遮蔽される。

【0010】また、各シールド5は各辺4aに対して離間した位置に配置し、上部電極4の外周に対して分離分割して形成したので、上部電極4の外周全体を隙間なく囲む場合に比べて付加容量が低減する。

[0011]

【実施例】以下、本発明を具体化した一実施例を図2〜 図3に従って説明する。図2は半導体基板上に設けた容 量素子の平面図、図3はその構成容量素子の断面図である。

【0012】半導体基板11上にはシリコン酸化膜(SiO2)12が形成されている。シリコン酸化膜(SiO2)12の上面にポリシリコンよりなる多角形状としての四角形状の下部電極13が形成されている。下部電極13の上面にはシリコン酸化膜(SiO2)よりなる絶縁層14が形成され、その絶縁層14上にポリシリコンよりなる上部電極15が形成されている。上部電極15は下部電極13より面積が小さく、その形成位置は下部電極13の中央位置と対向するように形成されている。そして、この下部電極13、絶縁層14及び上部電極15によって容量素子が形成されている。

【0013】上部電極15の各辺15aにおいてそれぞれ等距離離間した位置にはシールド16がそれぞれ配置

3

形成されている。又、上部電極15の各角部においてもそれぞれ補助シールド16 aが配置形成されている。各シールド16, 16 aはポリシリコンより形成され、上部電極15を形成する際に同時に形成される。また、各シールド16, 16 aはアルミよりなるグランド配線17に接続されている。そして、上部電極15及び各シールド16の上側にはシリコン酸化膜(SiO2)よりなる絶縁層18及び保護膜19が形成されている。

【0014】上記のように構成された容量素子は上部電極15の各辺15aにそれぞれ離間した位置に各シールド16,16aを形成したので、両電極13,15間の電場に影響を与えるデジタル信号等の外乱が各シールド16,16aにて遮蔽される。従って、外乱の発生するおそれのある回路に対して容量素子を離間した位置に形成する必要がない。しかも、各シールド16,16aは各辺15aに対応して設け、上部電極15の外周に対して分離分割して形成したので、図4に示すようにシールド16に対する付加容量C1~C4は上部電極4の外周全体を隙間なく囲む場合に比べて付加容量が低減する。従って、容量素子全体としての精度の高い安定した小容量の容量素子をつくることができ、半導体集積回路の微細化及び高密度化を図ることができる。

【0015】次に、基本単位の容量を有した容量素子を 複数個隣接配置した半導体集積回路について説明する。 なお、構成は上記実施例と基本的に同じなので、そのシ ールドの配置のみ説明する。

【0016】図5は基本単位の容量を有した容量素子を 複数個隣接配置した各上部電極の平面配置図を示す。各 上部電極21は全て同じ四角形状に形成されて、各上部 電極21を適宜配線22にて接続することによって所望 の容量を得ることができるようになっている。各容量素 子のうち外側に位置する各容量素子の上部電極21の外 側辺21aには等距離離間した対向位置に上部電極21 と同一材質のポリシリコンにて形成したシールド23が それぞれ配置形成されている。また、各シールド23の 角部には補助シールド24が形成されている。

【0017】このように構成された多数の基本容量素子は外側に位置する各容量素子の上部電極21の外側辺21aにそれぞれ離間した位置にシールド23を形成したので、各容量素子の容量に影響を与えるデジタル信号等40の外乱が各シールド23にて遮蔽される。従って、前記と同様に外乱の発生するおそれのある回路に対して多数の容量素子からなる集合体を離間した位置に形成する必要がない。しかも、前記と同様に付加容量は外側の各上

部電極21全体を隙間なく囲む場合に比べて低減する。 従って、容量素子全体としての精度の高い安定した小容 量の容量素子をつくることができ、半導体集積回路の微 細化及び高密度化を図ることができる。

【0018】又、前記各実施例の電極をポリシリコンにて形成したが、ポリシリコン以外の導体を用いて実施してもよい。更に、前記実施例では基板11上に形成したシリコン酸化膜12上に下部電極13を形成したが、図6に示すように基板11に熱拡散層13aを形成し、この拡散層13aを下部電極13としたり、図7に示すように基板11と反対の導電タイプのウェル層11aを熱拡散にて形成し、そのウェル層11aに基板11と同じ導電タイプの下部電極13を熱拡散にて形成してもよい。

【0019】又、前記実施例では上部電極15の形状が四角形であったが、これに限定されるものではなく、その他の多角形状を採用してもよい。更に、前記実施例では補助シールド16a,24を形成したが、これを無くして実施してもよいことは勿論である。

[0020]

【発明の効果】以上詳述したように本発明によれば、微細化しても外乱に強くしかも付加容量が小さく精度が高い容量を形成することができるできる優れた効果がある。

【図面の簡単な説明】

【図1】(a), (b) は本発明の原理説明図である。

【図2】本発明の一実施例を示す容量素子の平面図である。

【図3】本発明の一実施例を示す容量素子の断面図である。

【図4】シールドに基づく付加容量を説明するための説 明図である。

【図5】多数の容量素子の集合体に形成したシールドを 説明する平面図である。

【図 6】下部電極を拡散層で形成した状態を示す断面図である。

【図7】下部電極をウェル層内に形成した状態を示す断 面図である。


【符号の説明】

- 1 半導体基板
 - 2 下部電極
 - 4 上部電極
 - 4 a 辺
 - 5 シールド


【図1】

本発明の原理説明国

(a)




(b)




【図3】

本発明の一実施例を行う容量素子の断面图




【図7】

下部電極至江山層内以形成した状態を示す断面图




[図2]

本発明の一変施別に耐容量案子の平面団




【図6】

下部電極を拡散層で形成した状態を示す断面图



【図4】

シールドに基づく付加密量を説明形氏的の説明国



【図5】

